Edit zu oben
https://www.3dcenter.org/news/amd-ze...800-xt-6900-xt
Gibt jetzt Benchmarks mit und ohne SAM, SAM macht wohl knappe 3% aus
Das heisst wohl ich werde nicht von B450 zu B550 aufrüsten, ansonsten sieht das schon Hammer aus.
Edit zu oben
https://www.3dcenter.org/news/amd-ze...800-xt-6900-xt
Gibt jetzt Benchmarks mit und ohne SAM, SAM macht wohl knappe 3% aus
Das heisst wohl ich werde nicht von B450 zu B550 aufrüsten, ansonsten sieht das schon Hammer aus.
Technologieoffenheit bedeutet Entscheidungsschwäche
Glaubhafte Politik setzt voraus, dass man erstmal vor der eigenen Haustür kehrt!
Kluge Köpfe sprechen über Ideen, mittelmäßige über Vorgänge und schwache über andere Leute.
Die 6800 XT ist der klare Preis-Leistungs-Sieger. Wenn man die 6800 XT als 100% setzt, dann bietet die 6800 für 89% des Preises nur 85% der gemessenen Leistung und hat insgesamt nur 75% der Rohleistung. Man sieht hier wohl schon recht gut, dass die Leistung nur bedingt mit der Rohleistung steigt, das knapp bemessene Speicherinterface ist wahrscheinlich ein Grund dafür.Zitat von Knuddelbearli
Die 6800 ist kurzfristig wohl gut genug für 4K in 60 FPS, aber nur knapp. Mit der 6800 XT, ggf. in einer moderat übertakten Herstellerversion, könnte xAn glücklich werden. Rechtzeitig vor Weihnachten sollte es unabhängige der Tests von moderat übertakten Herstellerversionen der 6800 XT geben.
Sehr gnädig, dass sie nicht mehr als 10GB Speicher verlangen.Ansonsten scheinen demnächst die Systemanforderungen für 4K wieder deutlich zu steigen:
Wenn man von den genannten Spielen nur Forza Horizon 4 oder Wolfenstein: Youngblood spielen will, dann ist jeder Aufpreis zur 6800 schon rausgeschmissenes Geld.
Speicheranbindung scheint immer mehr das Ding zu sein. Hier ist der 128MB-Cache wohl auch der größte Wurf in der Summe aller Verbesserungen.
Wird es diesen Infinty-Cache auch bald in den APUs geben? Dort könnte das ja ein Unterschied wie Tag und Nacht sein weil da ja schon länger jede Steigerung der Rohleistung verpufft.
Verstand op nul, frituur op 180.
Ne in APUs wird der wohl sicher nicht geben, der Cache dürfte ja größer als der CPU Teil der APU sein, vermutlich wird es den Cache überhaupt nur bei Navi 21 geben, bei 22 woraus dann die 6700er werden vermutlich nimmer, dafür hat Navi 22 das selbe Speicherintrface wie 21.
Je kleiner die Strukturen werden umso mehr lohnt sich der Cache aber vermutlich. Das Speicherintface skaliert ja kaum mit kleineren Strukturen, weder bei der größe noch beim Stromverbrauch, Cache läst sich dagegen perfekt verkleinerm.
Technologieoffenheit bedeutet Entscheidungsschwäche
Glaubhafte Politik setzt voraus, dass man erstmal vor der eigenen Haustür kehrt!
Kluge Köpfe sprechen über Ideen, mittelmäßige über Vorgänge und schwache über andere Leute.
Ja, die Speicherkontroller nehmen viel Platz auf dem Die ein und verbrauchen viel Strom. Stattdessen Cache zu nutzen spart Strom und bringt mehr Bandbreite bei geringerer Latenz. Cache scheint gerade in 7 nm geradezu ein Wundermittel zu sein.
Wegen des Stromverbrauchs ist Single-Channel für Laptops durchaus sinnvoll, obwohl Dual-Channel deutlich mehr Leistung für die integrierte Grafik bringen würde.
Cache heißt SRAM. SRAM nimmt sehr wenig Fläche je Transistor in Anspruch. Es sind die einfachsten und billigsten Transitoren.
Allerdings skaliert dies nach 7 nm nur noch schwach. 5 nm bringt nur 30% mehr SRAM je Fläche, aber 80% mehr Logik je Fläche. Rechenkerne werden in 5 nm also relativ gesehen noch weniger Fläche einnehmen, selbst wenn ihr Anteil an den Transistoren konstant bleiben sollte.
https://www.planet3dnow.de/cms/58052...n-und-3-nm-3n/
Da vermute ich genau das Gegenteil. Ohne großzügigen Cache bringt der Umstieg auf RDNA2 kaum etwas. Es ist klüger beim teuren Speicherinterface(das ja auch die Kosten der Grafikkarten ohne den Grafikchip selbst erhöht) zu sparen als beim Cache. In 2021 wird 7 nm schrittweise billig bzw. massenverfügbar genug, um nicht am Cache sparen zu müssen.
Navi 21 hat 4x[20/1] = 80 CUs.
Navi 22 hat vermutlich 4x[20/2] = 40 CUs.
Navi 23 hat vermutlich 4x[20/3] = 28 CUs. # hier habe ich auf ein Vielfaches von 4 aufgerundet.
Navi 24 hat vermutlich 4x[20/4] = 20 CUs.
Navi 22 kommt im ersten Quartal. Vermutlich mit 12 GB V-Ram an einen 192-bit Interfache, also nur 75% von Navi10. Um dennoch mit der Vergängergeneration mithalten zu können, braucht es den Cache. Ob es nur 64 MB werden oder 128 MB oder etwas dazwischen ist unklar. Für die Energieffizienz wären 128 MB natürlich besser. Ziel ist WQHD und ein merklicher Performancesprung trotz Einsparungen bei Speicherinterface.
Vermutlich Mitte 2021 kommt Navi 23 mit vermutlich 8 GB V-RAM an einem 128-bit Interface. Hier müsste der Cache auf 64 MB sinken, oder sogar noch weniger. Vielleicht fällt er sogar ganz weg, denn die Vergängergeneration hatte auch nur ein 128-bit Interface. Ziel ist FHD.
Zuletzt gäbe es noch Navi 24 mit vermutlich 4 GB V-RAM an einem 64-bit Interface als billige Low End Lösung.
Ende 2021 folgt Rembrand in 6 nm als erste Zen3-APU mit RDNA 2. Dank DDR5 gäbe es einen wesentlichen Sprung in der verfügbaren Speicherbandbreite. Auch hier ist unklar, ob und wie viel Infinity-Cache es gibt, oder ob CPU und GPU sich sogar einen gemeinsamen L3-Cache teilen. Für die Energieffizienz wäre viel Cache natürlich ideal.
Eine High-End-APU mit viel Cache ist machbar und bezahlbar. 6 nm wird anders als 5 nm kostenoptimiert verfügbar sein. Da AMD eh eine erschreckende Vielzahl an APUs in der Pipeline hat, scheint ein nebeneinanders von High-End-APU und billiger APU plausibel.
Ein eigenständiges Cache-Die, wäre vielleicht auch eine Option.
AMD hat ja jetzt schon das IO in 14nm(?) und die CPU in 7nm. Dann wäre es auch denkbar, einen dicken Cache in 7nm zu fertigen und die neuen CPUs in den dann moderneren Verfahren.
Warum heißt das denn Infinity Cache? Wäre da ein direkter Anschluss an die Infinity Fabric nicht naheliegend?
Verstand op nul, frituur op 180.
Na weil Infinity Fabric schon für die Kommunikation zwischen verschiedenen Chiplets steht? Der "Infinity"-Teil ist ja schon Anschluss genug daran.
"La majestueuse égalité des lois, qui interdit au riche comme au pauvre de coucher sous les ponts, de mendier dans les rues et de voler du pain." - Anatole France
Ich glaube, mir sind die neuen AMD Karten zu schnell
Eigentlich möchte ich in WQHD 60 bis 120 FPS inklusive ein wenig Reserve und dafür sollte auch die kommende 6700XT reichen.
#KriegIstFrieden
#FreiheitIstSklaverei
#UnwissenheitIstStärke
Bei Zen 2 war es sogar noch so, dass die Kommunikation verschiedener CCX auf dem selben CCD über das IO-Chiplet ging. Das kostete natürlich Latenz.
12 nm für Ryzen, 14 nm für Epic und Threadripper. 12 nm bietet aber keinen Flächenvorteil gegenüber 14 nm.
2022 bietet Globalfoundries ein optimiertes 12 nm Verfahren mit höherer Transistorendichte.
Ja. Aber wohl nicht sinnvoll. Mittelgroße Dies sind eigentlich optimal. Bei großen Dies gibt es Verschnitt am Rand eines Wafers, da das Wafer rund ist. Bei kleinen Dies gibt es mehr Verschnitt zwischen den einzelnen Dies. Kleiner als 74 Quadratmillimeter beim Core-Chiplet von Zen 2 will man mMn gar nicht gehen. Das hängt aber natürlichen von den jeweiligen Details ab.
Schauen wir uns mal an, wie viel Platz L3-Cache beim Core-Chiplet von Zen 2 verbraucht:
https://www.3dcenter.org/news/hardwa...-november-2019Seitens Locuza @ YouTube kommt eine feine Analyse des Zen 2 Core-Chiplet-Dies (CCD), basierend auf den hochauflösenden Fotos von Fritzchens Fritz @ Flickr. Bei dieser Analyse ging es "nur" um eine Zuordnung der groben Chipstrukturen, sprich wieviel Platz jeweils für CPU-Kerne, Caches und weitere Chipteile draufgeht. Ein Zen-2-CCD enthält dabei wie bekannt zwei CCX-Gruppen mit jeweils 4 CPU-Kernen, 2 MB Level2- und 16 MB Level3-Cache, wobei die beiden CCX mit á 32,10mm² immerhin 84% des insgesamt 76,28mm² großen Chips belegen (AMD-offizielle Angabe: 31,3mm² pro CCX sowie 74mm² für den gesamten Chip). Die Aufteilung pro CCX ist dann interessanter, hier gehen nur 36% für die 4 CPU-Kerne sowie 10% für den Level2-Cache drauf, aber immerhin gleich 53% für den Level3-Cache. Jener belegt auf dem kompletten Chip dann sogar 44,5% und damit fast die Hälfte. Ironischerweise konnte AMD aber wahrscheinlich den Level3-Cache gar nicht kleiner realisieren, weil dann die Chipfläche zu gering geworden respektive der Faktor Wärmeleistung pro Chipfläche zu weit nach oben gegangen wäre. Eine ähnliche Problematik dürfte dann auch unter der 5nm-Fertigung anstehen, womit die hierauf basierenden Ryzen-Prozessoren (wahrscheinlich Zen 4 bzw. Ryzen 5000) dann womöglich mit noch mehr Level3-Cache pro CPU-Kern erscheinen könnten.
16 MB Level3-Cache kosten 16,99 mm². Man kann bequemerweise mit 1 MB je mm² rechnen. Im Folgenden rechne ich sicherheitshalber aber "exakt".
Navi 21 hat angeblich 536 mm². 128 MB Infinity Cache wären davon 135,92 mm² oder 25,45%. Das ist nicht übermäßig viel, sondern sogar spürbar weniger als beim Core-Chiplet von Zen 2. 128 MB für Navi 22 ist also zumindest nicht grob unplausibel. Damit die Lücke zwischen 6700 XT und 6800 nicht zu groß wird sogar sinnvoll. Und vielleicht auch thermisch nötig, um hohe Taktraten zu erzielen.
Großflächige Cache-Chiplets hätten vielleicht den Vorteil, dass man mit gut gelungenen Chiplets tolle High-End-Karten betreiben kann. Und fehlerhafte Chiplets können teildeaktiviert mit kleinerer Speichergröße die günstigeren Produkte aufwerten.
Zumindest bei früheren Athlon/Phenom/Pentium/Celeron-CPUs wurde nach nutzbarer Cache-Größe selektiert. Ich nehme daher mal an, dass sich Speicher auch weiterhin weitestgehend ohne Ausschuss nutzen lässt, wenn man nur genügend Bereiche deaktivieren will.
Verstand op nul, frituur op 180.
Bei SRAM ist die Defektdichte traditionell niedrig. Deaktivieren (wie beim Ryzen 3 3100 von 16 MB auf 8 MB je CCX) tut man den in der Regel nicht aus technischen Gründen, sondern für ein Portfolio mit angemessenen Leistungsunterschieden.
Mehr Chiplets heißt immer auch mehr Latenz und mehr Stromverbrauch und mehr Flächenverbrauch für die Kommunikation zwischen den Chiplets. Grundsätzlich will man die Zahl der Chipslets so gering wie möglich halten. Bei gleicher Funktionalität ist ein monolithisches Design einem Chipletdesign immer überlegen. Der Vorteil von Chiplets liegt darin, dass man durch sie weniger Chips entwickeln muss. Die nötigen Belichtungsmasken sind teurer. Zen 2 und jetzt Zen 3 sind ein Optimalfall von Chipletdesign.
hat die berühmt CiFo-Schwarm-Intelligenz einen Tipp für einen externen DVD/BluRay-Brenner?
You can check out any time you like, but you can never leave
Was ist denn der geplante Einsatzzweck?
Das Brennen von optischen Discs ist nicht mehr en vogue.
Für Backups sind externe Festplatten eigentlich das Mittel der Wahl.
Das Marktangebot ist sehr überschaubar. Es gibt 18 verschiedene Geräte, die was mit BluRay anfangen können. (Modellvariationen mit unterschiedlichen Gehäusefarben und Auslaufmodelle mitgezählt):
https://geizhals.de/?cat=dvdramext&x..._Blu-Ray-Combo
Verstand op nul, frituur op 180.
Gibt es eigentlich so etwas wie die NUCs für AMD?
Ja, Asus hat sowas zum Beispiel.
Berechtigungen
Zitieren
